在便携式仪器设备中，其数据采集系统不仅要求速度快、精度高，而且要求供电电压低、体积和功耗小。ADS8320是Burr－Brown公司生产的逐次逼近式串行16位微功耗CMOS型高速A/D转换器，线性度为±0.05％；其电源电压可在2.7V～5.25V范围内，采样频率最高可达 100kHz；在2.7V供电和100kHz采样速率下功耗为1.8mW，而在10kHz低速采样下功耗仅为0.3mW；在非转换状态可处于关闭模式，其功耗可低至100μW；ADS8320具有同步串行SPI/SSI接口，占用微处理器的端口较少；其差动输入信号范围为500mV～VCC（工作电压）；具有8引脚MSOP小体积封装。以上特点使ADS8320非常适合于便携式电池供电系统中。

1ADS8320的内部结构及引脚排列

ADS8320的内部结构如图1所示，内部由采样/保持放大器、D/A转换器、比较器、移位寄存器、控制逻辑电路、串行接口电路等组成。其管脚排列如图2所示，VREF为外接参考电压输入端，＋In、－In为外接差动模拟信号输入端，＋VCC、GND为供电电源接入端，CS/SHDN为片选 /关断控制端，DCLOCK为时钟输入端，Dout为A/D转换的数字结果串行输出端。

2ADS8320的工作时序

　　ADS8320与微处理器或其它数字系统采用同步3线串行接口进行通信，其工作时序如图3所示。

　　当CS/SHDN端从高电平变为低电平（下降

图1ADS8320的内部结构

图2ADS8320的管脚排列

图3ADS8320的工作时序图

沿）时，芯片的整个转换和数据传输过程被初始化，DCLOCK端的最初（4.5～5）个时钟脉冲用于对输入模拟信号的采样，此时Dout端处于高阻态；在随后DCLOCK的下降沿，Dout端输出一个持续一个脉冲周期的低电平信号，用作将要输出A/D转换结果的标志；紧接着在16个 DCLOCK的控制下，从最高位（MSB）到最低位（LSB）依次由Dout输出16位转换结果。

　　DCLOCK信号的下降沿控制A/D转换结果在Dout端的同步传输，大多数接收系统对Dout端转换结果数字位流的采集在DCLOCK的上升沿进行。

　　当16位转换结果传输结束后，若CS/SHDN端仍为低电平且DCLOCK端有控制脉冲时，在Dout端继续输出转换结果，但此时反过来由最低位（LSB）到最高位（MSB）依次输出，直到当最高位输出出现重复时，Dout端变成高阻态。即一次转换数据最多输出两次，一次从高位到低位，一次从低位到高位。在一般情况下，当16位转换结果输出完毕后，置位CS或去掉DCLOCK脉冲，使结果仅输出一次。

　　当CS/SHDN端接高电平（下降沿）时，ADS8320在关断模式下低功耗工作。只有当CS/SHDN端从高电平变为低电平时，芯片重新初始化，进行另一次A/D转换。

3ADS8320与单片机的典型接口设计

　　图4以MCS－51系列单片机为例，画出了ADS8320与微处理器的典型连接图。ADS8320采用单电源VCC （2.7V～5.25V）供电，外接参考电源直接由供电电源提供，此时模拟输入的最大范围为VCC。串行接口的外部时钟DCLOCK及芯片的片选信号CS 由单片机的P1口控制产生，转换结果由P1.2读取。

　　在其它应用中，外接参考电源可在500mV～VCC之间选择，它同时也决定了外接模拟电压的最大范围。但是过低的参考电压虽然提高了A/D转换的灵敏度，但是降低了系统的抗干扰性能，需要连接更干净的低噪声电源，而且由于温漂、增益误差等原因降低了A/D转换的线性度。例如采用

＋5V参考电源，内部噪声干扰的典型值为1.5LSB；而采用＋500mV参考电源，内部噪声干扰的典型值达15LSB。

　　外接时钟DCLOCK的频率可在24kHz～2.4MHz之间变化，分别对应于1kHz和100kHz的A/D转换速率。对外接时钟的占空比没有特别要求，只需高、低电平的持续时间大于200ns。

　　外接模拟信号从＋In、－In端差动输入，CS/SHDN的下降沿使转换初始化后，前五个时钟脉冲为采样周期，差动输入信号被内部电容采样，而在转换过程中，＋In、－In端与内部电路断开连接。为了保证转换的线性度，－In端的电平既不能低于GND－100mV，也不能高于GND＋ 1V。＋In端的电平保持在（GND－100mV）至（VCC＋100mV）之间。

图4ADS8320与微处理器的典型连接图

　　A/D转换的数字结果，经DCLOCK端控制由Dout端连续输出。Dout端平时处于高阻态，转换结束后首先出现低电平的标志位，随后输出从最高位到最低位的16位转换结果。

　　下面以MCS－51系列单片机为例，简要介绍ADS8320与单片机接口的编程方法。CSEQUP1.0

DoutEQUP1.1

DCLOCKEQUP1.2

.........

CONV：CLRCS

WAIT：ACALLDELAY

CLRDCLOCK

ACALLDELAY

SETBDCLOCK；在DCLOCK端产生脉冲

MOVC，Dout；在DCLOCK上升沿采样

JCWAIT；输出Dout非零则等待

MOVR7，16；读取16位转换结果

READ：CLRDCLOCK

ACALLDELAY

SETBDCLOCK；在DCLOCK端产生脉冲

MOVC，Dout；在DCLOCK上升沿采样

RLCR0；低8位移入R0

RLCR1；高8位移入R1

ACALLDELAY

DJNZR7，READ；直到读完16位

OVER：SETBCS

；转换和读数结束,进关断模式

.........

　　在上面的程序中，DELAY为延时子程序，它决定DCLOCK端时钟脉冲的高、低电平持续时间，可以根据单片机晶振频率即指令执行时间，以及A/D转换频率高低的要求具体确定延时时间的长短，从而确定控制脉冲的频率。转换子程序CONV执行后进行一次模拟信号采样和A/D转换，并将 16位转换结果以高位在前、低位在后读入R1、R0寄存器。